Family list
2 family members for:
JP2002049333
Derived from 2 applications.

- 1 LIGHT EMITTING DEVICE AND ELECTRICAL EQUIPMENT Publication info: JP2002049333 A 2002-02-15
- 2 Light-emitting device and electric appliance Publication info: US2002044111 A1 - 2002-04-18

Data supplied from the esp@cenet database - Worldwide

LIGHT EMITTING DEVICE AND ELECTRICAL EQUIPMENT

Patent number:

JP2002049333

Publication date:

2002-02-15

Inventor:

YAMAZAKI SHUNPEI; KOYAMA JUN; TAKAYAMA

TORU

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G09F9/30; H05B33/02; H05B33/04; H05B33/08; H05B33/14; H05B33/22; G09F9/30; H05B33/02; H05B33/04; H05B33/04; H05B33/04; H05B33/08; H05B33/04; H05B33/08;

H05B33/14; H05B33/22

- european:


Application number: JP20010142693 20010514

Priority number(s): JP20010142693 20010514; JP20000140043 20000512

Report a data error here

Abstract of JP2002049333

PROBLEM TO BE SOLVED: To provide a light emitting device in which the picture is bright and which is inexpensive, and an electrical equipment using the same. SOLUTION: In this light emitting device comprising picture element parts and driving circuits on the same insulating material, all of the picture element parts and the driving circuits are formed of nchannel type semiconductor elements and the production process is simplified. As the light emitting elements disposed on the picture element parts are radiated in the direction apart from the insulating material, almost the whole of the picture electrode (which correspond to the negative electrode of EL element) becomes an effective light emitting region, therefore, can be made to be a display region effectively utilizing the area of pixel electrodes. In such a manner, the light emitting device of which picture quality is bright and which is inexpensive, can be obtained.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002-49333

(P2002-49333A)

(43)公開日 平成14年2月15日(2002.2.15)


				
(51) Int. Cl. 7	識別記号	FI		デーマコート' (参考
G09F 9/30	365	G09F 9/3	0 365 Z	3K007
	338		338	5C094
H05B 33/02		H05B 33/0	2	·
33/04		33/0-	1	•
33/08		33/0	8	
	審査請	水 司 水 間未 水	項の数18 OL (全21	頁) 最終頁に続く
(21)出願番号	特願2001-142693(P2001-142693	(71)出題人	000153878 株式会社半導体エネル=	2 研究所
(22)出顧日	平成13年5月14日(2001.5.14)	(72)発明者	神奈川県厚木市長谷398	
(31)優先権主張番号 (32)優先日	特願2000-140043 (P2000-140043) 平成12年5月12日 (2000.5.12)		神奈川県厚木市長谷398 導体エネルギー研究所の	_
(33)優先権主張国	日本(JP)	(72)発明者	小山 潤	
			神奈川県厚木市長谷398	番地 株式会社半
	÷ .	1	導体エネルギー研究所内	4
		(72)発明者	高山 徹	
	$H^{(n)} = \frac{1}{2} \left(\frac{1}{2} \right) \right) \right) \right)}{1} \right) \right)}{1} \right) \right)} \right)} \right)} \right)} \right)} \right)} \right)} \right)} \right)}$		神奈川県厚木市長谷398	番地 株式会社半
			導体エネルギー研究所内	7
			e.	最終質に 続く

(54) 【発明の名称】発光装置および電気器具

(57)【要約】 (修正有)

【課題】 画質が明るく安価な発光装置およびそれを用いた電気器具を提供する。

【解決手段】 同一の絶縁体上に画素部および駆動回路を含む発光装置において、画素部および駆動回路は全て n チャネル型の半導体素子で形成され、製造工程が簡略 化されている。また、画素部に設けられた発光素子は、絶縁体から遠ざかる方向に放射されるため、ほぼ画素電極 (E L 素子の陰極に相当する)全体が有効発光領域となる、従って、画素電極の面積を有効に活用した表示領域とすることができ、画質が明るく安価な発光装置が得られる。



【請求項1】画素部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記画素部および前記駆動回路を形成する全ての半導体 索子はnチャネル型の半導体素子であることを特徴とす る発光装骨。

【請求項2】画素部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記画素部にはスイッチング案子および電流制御案子が 設けられ、前記駆動回路にはインパータ回路が設けら ħ,

前記スイッチング素子、前記電流制御素子および前配イ ンパータ回路は全てnチャネル型の半導体素子からなる ことを特徴とする発光装口。

【請求項3】請求項1または請求項2において、前配燈 **縁体は両面もしくは片面に保護膜を設けたプラスチック** 基板であることを特徴とする発光装置。

【請求項4】請求項1乃至請求項3のいずれかーにおい -て、前記半導体素子は薄膜トランジスタであることを特 徴とする発光装穴。

【請求項5】請求項1乃至請求項4のいずれか一におい て、前記駆動回路はEEMOS回路もしくはEDMOS 回路を含むことを特徴とする発光装置。

【請求項6】請求項1乃至請求項5のいずれかーにおい て、前記画素部は複数の画案を含み、該複数の画案にE L素子が設けられていることを特徴とする発光装口。

【請求項7】画索部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記駆動回路は全てnチャネル型の半導体察子で形成さ れた複数のNAND回路からなるデコーダを含むことを 30 特徴とする発光装置。

【請求項8】請求項7において、前記NAND回路は値 列に接続されたの個ののチャネル型の半導体素子および 並列に接続されたn個のnチャネル型の半導体容子を含 むことを特徴とする発光装置。

【請求項9】 画素部および駆動回路を同一の絶縁体上に 含む発光装置において、

前記駆動回路は全てηチャネル型の半導体察子で形成さ れたパッファを含み、

前記パッファは第1のnチャネル型の半導体索子および 40 該第1のnチャネルの型半導体案子に直列に接続され、

且つ、該第1のnチャネル型の半導体案子のドレインを ゲートとする第2のnチャネル型の半導体案子を含むこ とを特徴とする発光装置。

【請求項10】画素部および駆動回路を同一の絶縁体上 に含む発光装置において、

前記駆動回路は全てnチャネル型TFTで形成された初 致のNAND回路からなるデコーダおよび全てnチャネ ル型TFTで形成されたパッファを含み、

のnチャネル型TFTに直列に接続され、且つ、該第1 の
の
カチャネル型
TFTのドレインをゲートとする第2の nチャネル型TFTを含むことを特徴とする発光装□。

【請求項11】画素部および駆動回路を同一の絶録体上 に含む発光装置において、

前記駆動回路はE型NTFTおよびD型NTFTで形成 された複数のフリップフロップ回路からなるシフトレジ スタを含むことを特徴とする発光装□。

【請求項12】 画素部および駆励回路を同一の絶録終上 に含む発光装置において、

前記駆動回路はE型NTFTおよびD型NTFTで形成 された複数のフリップフロップ回路からなるシフトレジ スタ並びにE型NTFTおよびD型NTFTで形成され た複数のNAND回路を含むことを特徴とする発光懲

【請求項13】画素部および駆励回路を同一の絶録体上 に含む発光装置において、

前記画案部は複数の画案を含み、

前記画案には複数のE型NTFTおよび複数のD型NT FTが設けられていることを特録とする発光装□。

【請求項14】画案部および駆励回路を同一の絶像你上 に含む発光装置において、

前記画案部は複数の画案を含み、

前記画案には複数のE型NTFTおよび複数のD型NT FTで形成されたSRAMが設けられていることを特徴 とする発光装口。

【請求項15】請求項13または額求項14において、 前記画案にEL案子が設けられていることを特徴とする

【請求項16】請求項1乃至節求項14のいずれか一に 記載の発光装置を用いたことを特徴とする電気器具。

【請求項17】請求項1乃至節求項14のいずれか一に 記載の発光装置を用いたことを特徴とするデジタルカメ

【請求項18】請求項1乃至額求項14のいずれか一に 記載の発光装置を用いたことを特倒とする携帯電圧。

【発明の詳細な説明】

(0001)

【発明の属する技術分野】本発明は、同一の絶像体上に 画素部および画素部に信号を伝送するための駆励回路を 含む発光装置に関する。具体的には、一対の電極間に兇 光性材料からなる薄膜を挟んだ窓子(以下、発光窓子と いう)を有する装置(以下、発光装置という)に有効な 技術である。なお、有极ELディスプレイや有機発光ダ イオード (OLED: Organic Light Enitting Diode) は本発明の発光装置に含まれる。

【0002】特に本発明は、陽極および陰極の間に区し (Electro Luminescence) が得られる発光性材料からな る薄膜(以下、EL膜という)を挟んだ淳子(以下、E 前記パッファは第1のnチャネル型TFTおよび該第1 50 L案子という)を有する装口(以下、EL発光装口とい

う) に有効な技術である。

【0003】なお、本発明に用いることのできる発光性 材料は、一重項励起もしくは三重項励起または両者の励 起を経由して発光(燐光および/または蛍光)するすべ ての発光性材料を含む。

【0004】また、本発明は電極間に液晶材料を挟んだ案子(以下、液晶素子という)を有する装置(以下、液晶表示装置という)に実施することも可能である。

[0005]

【従来の技術】近年、アクティブマトリクス型EL発光 10 装置の開発が進んでいる。アクティブマトリクス型EL 発光装置は、画素部に設けられた各画素の各々に蒋膜トランジスタ(以下、TFTという)を設け、TFTによりEL素子に流れる電流量を制御して各画素の発光輝度を制御する。そのため、画素数が増えても各画素に均一に電圧を供給できるので高精細な画像を得る場合に適している。

【0006】また、アクティブマトリクス型EL発光窓 置の利点は、画素部に信号を伝送する駆動回路として、シフトレジスタ、ラッチもしくはパッファといった回路 20を同一の絶縁体上にTFTで形成することが可能な点である。これにより非常に小さく軽量なEL発光装置を作 毀することが可能となった。

【0007】しかしながら、アクティブマトリクス型EL発光装置はTFTの製造工程が複雑であると、製造コストが高くなるという問題を抱えていた。また、複数のTFTを同時に形成するため、製造工程が複雑になると歩留まりを確保することが難しい。特に駆動回路に動作不良があると画案一列が動作しないといった線状欠陥を引き起こすこともある。

【0008】ここでアクティブマトリクス型EL発光装置の基本的な構造を図18(A)、(B)に示す。図18(A)において、基板1801上にはEL素子に流れる電流を制御するためのTFT(以下、電流制御TFTという)1802が形成され、電流制御TFT1802には陽極1803が接続されている。また、陽極1803の上には有機EL膜(ELが得られる発光性有機材例からなる薄膜)1804、陰極1805が形成され、悶極1803、有機EL膜1804および陰極1805からなるEL案子1806が形成されている。

【0009】このとき、有機EL膜1804で生成された発光は陽極1803を透過して図中の矢印の方向に向かって放射される。従って、電流制御TFT1802は観測者から見て発光を遮る遮蔽物となってしまい、有効発光領域(観測者が発光を観測しうる領域)を挟める逐因となっていた。また、有効発光領域が狭い場合、明るい画像を得るには発光輝度を上げる必要があったが、発光輝度を上げることは有機EL膜の駆動電圧を上げることになり劣化を早めることが懸念されていた。

【0010】そこで、図18(B)に示すような构造の 50 の髢位Ⅴ。に箏しい。

アクティブマトリクス型EL発光装置が提案されている。図18(B)において、基板1801上には電流 日御TFT1807が形成され、電流制御TFT1807には陰極1808が接続されている。また、陰枢1808の上には有機EL膜1809、陽紅1810が形成され、陰極1808、有機EL膜1809および陽紅1810からなるEL素子1811が形成されている。即ち、図18(A)に示したEL滾子1806とはちょうど逆向きの構造のEL滾子1811となる。

【0011】このとき、有機EL図1809で生成された光のうち陰極1808側へ進行したものは殆ど陰紅1808で反射され陽極1810を超過して図中の矢印の方向に向かって放射される。従って、陰紅1808が設けられた領域すべてを有効発光領域とすることが可能となり、光取り出し効率の高いアクティブマトリクス型EL発光装置が得られる。さらに、駆励電圧が低くても高い発光輝度が得られ、明るい画像が得られるといった例点がある。

[0012]

【発明が解決しようとする課題】本発明は、光取り出し 効率の高い発光装置の製造コストを抑えることを課題と し、画質が明るく安価な発光装置を提供することを課題 とする。また、本発明の発光装置を表示部に用いた画質 が明るい表示部を有する安価な電気器具を提供すること を課題とする。

(0013)

30

【課題を解決するための手段】本発明者らは図18 (B) に示すような光取り出し効率の高いEL発光装□を作製する場合、電流制倒TFTとしてはnチャネル図TFTを用いることが望ましいと考えた。その理由について図19を用いて説明する。

【0014】図19 (A) は図18 (B) の构造に対して電流制御TFTにpチャネル型TFTを用いた例である。このとき、電流制御TFT1901のソースは昼証供給線1902に接続され、ドレインはEL京子1903の陰極に接続される。なお、この构造では電流供給急1902の電位をV、(ローレベルの母位。ここでは設地電位に等しい。)とし、EL京子1903の陽極の母位をV。(ハイレベルの母位。ここでは5~10V。)とする必要がある。

【0015】また、電流制御TFT1901のゲートの電位をV。とし、ソースの電位をV。とし、ドレインの公位をV。とする。このとき、電流制御TFT1901にかかるゲート電圧はV。-V。、ソースとドレインとの間にかかる電圧はV。-V。、ソース電圧はV。-V。、ドレイン電圧はV。-V。で表される。なた、V。はEL意子1903の陰極の電位でもあり、電流制御TFT1901のゲートが開くと電流供給億1902の電位V。に近づく。また、ドレインの電位V。は電流供給億1902の電位V。に近づく。また、ドレインの電位V。は電流供給億1902の配件V。に登しい

【0016】ところが、図19 (A) の構造の場合、鼠流制御TFT1901が開くと電位V、が変化する(Vに近づく)ため、ゲート電圧(V。-V、)およびソースとドレインとの間にかかる電圧(V0-V、)そのものが変化してしまう。その結果、電流制御TFT1901を流れる電流量がV、の変化とともに変化し、EL素子1903に安定した電流を供給することができないという問題を生じる。

【0017】一方、図18 (B) の構造において電流制御TFTをnチャネル型TFTとした例を図19 (B) に示す。この場合、電流制御TFT1904のソースの電位 V_i は常に電流供給線1902の電位 V_i に等しいため、ゲート電圧 (V_6-V_i) およびソースとドレインとの間にかかる電圧 (V_0-V_i) が変化することはない。従って、EL素子1903に安定した電流を供給することができる。

【0018】以上のように、電流制御TFTのドレインにEL素子の陰極が接続される構造の画案とする場合、電流制御TFTとしてnチャネル型TFTを用いることが望ましいという認識を得た。

【0019】そこで本発明では、アクティブマトリクス型の発光装置の製造コストを低減するために全ての半草体案子(代表的には薄膜トランジスタ)を n チャネル型の半導体素子とすることを特徴とする。これにより p チャネル型の半導体素子の製造工程が削減されるため発光装置の製造工程が簡略化され製造コストを低減することができる。

【0020】また、nチャネル型の半導体素子だけで駆動回路を形成する点も特徴の一つである。即ち、一般的な駆動回路はnチャネル型の半導体素子とpチャネル型 30の半導体素子とを相補的に組み合わせたCMOS回路を基本に設計されるが、本発明ではnチャネル型の半導体素子のみを組み合わせて駆動回路を形成する点にも特徴がある。

{0021}

【発明の実施の形態】本発明の実施の形態では、画素部と、その画素部に信号を伝送するための駆動回路とを同一の絶縁体上に形成したアクティブマトリクス型EL発光装置を図1に示す。

【0022】図1において、基板11上には下地となる 40 絶縁膜12が設けられ、その上にはスイッチング素子となるTFT(以下、スイッチングTFTという)20 1、電流制御素子となるTFT(以下、電流制御TFTという)202、nチャネル型TFT203およびnチャネル型TFT204が設けられている。ここでは画窓部に設けられるTFTの例としてスイッチングTFT201および電流制御TFT202を示し、駆動回路に設けられるインパータ回路の例としてnチャネル型TFT203およびnチャネル型TFT204を示す。

【0023】なお、本発明は基板11としてプラスチッ 50 ともできる。

ク基板 (プラスチックフィルムを含む) を用いる場合に特に有効な技術である。プラスチック基板上にTFTを形成するにあたって、現状においてpチャネル型TFT は良好な電気特性が得られていない。従って、全てのTFTをnチャネル型TFTで形成するという本発明はプラスチック基板を用いてアクティブマトリクス型EL党 光装置を作製する上で特に有効な技術である。

【0024】まず、画素部について説明する。スイッチングTFT201はnチャネル型TFTであり、ソース領域13、分離領域(チャネル形成領域間に存在する不純物領域)14、分離領域15、ドレイン領域16およびチャネル形成領域17~19を含む活性間、ゲート陰線膜20、ゲート電極21æ~21c、無機絶縁膜22、有機絶縁膜23、ソース配線24並びにドレイン配線25を含む。このスイッチングTFT201は電流制均TFTのゲート電圧を制御するためのスイッチング窓子である。

【0025】なお、無機絶縁顧22は窒化珪素膜もしくは窒化酸化珪素膜(SIOxNyで衰される)であり、有機絶縁膜23は樹脂膜(ポリイミド瓜、アクリル樹園膜、ボリアミド膜もしくはペンゾシクロプテン瓜)である。有機絶縁膜23には金属放子もしくはカーポン放子を分散させても良い。その場合、比抵抗が1×10°~1×10°Ωmとなるように金属放子もしくはカーボン粒子の含有量を調節することで静電気の発生を抑制することができる。

【0026】また、ソース配繳24およびドレイン配繳25は、周期表の1族もしくは2族に属する元琛(好麼しくはセシウム、マグネシウム、リチウム、カルシウム、カリウム、バリウムもしくはベリリウム)を含む食属膜を用いることが好ましい。また金属膜としてはアルミニウム膜、銅薄膜もしくは銀薄膜が好ましい。その総にもピスマス膜を用いることもできる。

【0027】次に、電流制御TFT202はnチャネル型TFTであり、ソース領域26、ドレイン領域27名よびチャネル形成領域28を含む活性口、ゲート絶録口20、ゲート電極29、無機絶縁即22、有機絶縁即23、ソース配線30並びに画案電極31を含む。このとき、スイッチングTFT201のドレイン配線25は口流制御TFT202のゲート電極29に接旋されている。また、電流制御TFT202のドレイン領域27に接続された画素電極31はEL窓子40の陰極として組能する。

【0028】なお、画素電紅31は、周期変の1款もしくは2族に属する元素(好変しくはセシウム、マグネシウム、リチウム、カルシウム、カリウム、パリウムもしくはベリリウム)を含む金属膜を用いることが好変しい。また金属膜としてはアルミニウム鼠、飼薄膜もしくは銀薄膜が好ましい。その他にもピスマス膜を用いるこ

30

7

【0029】勿論、スイッチングTFT201のソース 配線24、ドレイン配線25および電流制御TFT20 2のソース配線30は、画素電極31と同時に形成され るため画素電極31と同一の材料で形成される。

【0030】また、32は金属粒子もしくはカーボン粒子を分散させた樹脂膜(ポリイミド膜、アクリル樹脂膜、ポリアミド膜もしくはペンゾシクロブテン膜)からなるパンクであり、比抵抗が1×10°~1×10°℃ mとなるように金属粒子もしくはカーボン粒子を含有している。このような比抵抗であれば成膜時にTFTの静10電破壊を抑制することができる。また、33は有機EL膜を含む薄膜、34はEL案子40の陽極(代表的には酸化物導電膜からなる電極)である。

【0031】さらに、画案電極(陰極) 31、有機EL 膜を含む薄膜33および陽極34からなるEL素子40 を覆うようにパッシペーション膜36が設けられてい る。パッシペーション膜36としては、窒化珪素膜、窒 化酸化珪素膜、炭素膜(好ましくはダイヤモンドライク カーポン膜)、酸化アルミニウム膜もしくは酸化タンタ ル膜を用いることができる。これらは積層しても良い。 【0032】ここで画素部における一画案の回路構成を 図2に示す。図2(A)において、205はスイッチン グTFT201のゲート電極21a~21cにゲート電圧 を加えるためのゲート配線であり、206はEL案子4 0に流れる電流を供給する電流供給線である。また、2 07はコンデンサであり、電流制御TFT202のゲー ト電極29に加わるゲート電圧を保持するために設けら れる。この場合、電流制御TFT202のソース配線3 0をローレベルの電位 (V₁) とし、EL素子の陽極3 4をハイレベルの電位 (V₀) とする。

【0033】また、一画案の別の回路構成を図2(B)に示す。図2(B)に示した回路構成の場合、電流供路線206と電流制御TFT202との間にEL案子208が形成される。この場合、電流制御TFT202のソース配線30をハイレベルの電位(V_0)とし、EL窓子の陽極34をローレベルの電位(V_1)とする。また、このとき電流供給線206がEL案子の陽極34として機能する。

【0034】なお、ここでは一画索に2個のTFT(スイッチングTFTおよび電流制御TFT)を設けた例を 40 示しているが、TFTの個数は3個、4個、5個、6個 もしくはそれ以上であっても良い。即ち、ソース配線2 4から入力されるピデオ信号を切り替えるスイッチング TFTおよびEL案子40に流れる電流量を制御する で流制御TFTに加え、その他の信号を制御するTFTを 設けることは可能である。

【0035】次に、駆動回路について図1を用いて説明する。nチャネル型TFT203は、ソース領域41、 ドレイン領域42およびチャネル形成領域43を含む活 性圏、ゲート絶縁膜20、ゲート電極44、無機絶縁膜50 22、有機絶縁膜23、ソース配線45並びにドレイン 配線46を含む。

【0036】また、nチャネル型TFT204は、ソース領域47、ドレイン領域48およびチャネル形成領域49を含む活性層、ゲート絶縁以20、ゲート電灯50、無機絶縁膜22、有機絶縁以23、ソース配線51並びにnチャネル型TFT203と共通のドレイン配以46を含む。

【0037】なお、nチャネル型TFT203のソース配線45、ドレイン配線(nチャネル型TFT204と共通の配線)46およびnチャネル型TFT204のソース配線51は画素電極31と同一材料で形成されている。

【0038】なお、本実施例に示すTFTはすべてエンハンスメント型のnチャネル型TFT(以下、E型NTFTという)で形成されているが、nチャネル型TFT203もしくはnチャネル型TFT204のいずれか一方をデプレーション型とすることもできる。その場合、チャネル形成領域となる半導体に周期窓の15族に同する元素(好ましくはポロン)を添加することによりエンハンスメント型とデプレーション型とを作り分けることができる。

【0039】また、nチャネル型TFT203およびnチャネル型TFT204を組み合わせてNMOS回路を形成する場合、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント型とデプレーション型とを組み合わせて形成する場合(以下、EDMOS回路という)がある。

[0040] ここでEEMOS回路の例を図3(A)に、EDMOS回路の例を図3(B)に示す。図3(A)において、301、302はどちらもE型NTFTである。また、図3(B)において、303はE型NTFT、304はデプレーション型のロチャネル型TFT(以下、D型NTFTという)である。

【0041】なお、図3(A)、(B) において、Vooは正の電圧が印加される電源位(正電源位)であり、Vooは負の電圧が印加される電源線(負電源位)である。 負電源線は接地電位の電源線(接地電源位)としても良い。

《0042》さらに、図3(A)に示したEEMOS図路もしくは図3(B)に示したEDMOS回路を用いてシフトレジスタを作製した例を図4に示す。図4において、400、401はフリップフロップ回路である。窓た、402、403はE型NTFTであり、E型NTFT402のゲートにはクロック信号(CL)が入力され、E型NTFT403のゲートには極性の反張したクロック信号(CLバー)が入力される。窓た、404で示される記号はインバータ回路であり、囲4(B)に示すように、図3(A)に示したEEMOS回路もしくは

図3(B)に示したEDMOS回路が用いられる。

【0043】本発明の実施の形態では全てのTFTをnチャネル型TFTとすることによりpチャネル型TFTを形成する工程が削減されるため、EL発光装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、EL発光装置の製造コストを下げることができる。

[0044]

【実施例】〔実施例1〕本実施例では、画素部とその周辺に設けられる駆動回路を同一の絶縁体上に製造する方 10法について説明する。但し、説明を簡単にするために、駆動回路に関してはnチャネル型TFTを組み合わせたNMOS回路を図示することとする。

【0045】まず、図5 (A) に示すように、プラスチックからなる絶縁体501を用意する。本実施例ではプラスチックからなる絶縁体501として、プラスチック基板501aの両面(表面および裏面)に保護膜(炭溶膜、具体的にはダイヤモンドライクカーボン膜)501b、501cをコーティングした絶縁体を用意する。勿論、片面(表面もしくは裏面)に保護膜を設けた構成と20しても良い。

【0046】次に絶縁体501上に下地膜502を300nmの厚さに形成する。本実施例では下地膜502として窒化酸化珪素膜をスパッタ法で積層して用いる。この時、絶縁体501に接する層の窒素 没度を10~25wt%としておき、他の層よりも高めに窒素を含有させると良い。

【0047】次に下地膜502の上に50nmの厚さの非晶質半導体膜(図示せず)をスパッタ法で形成する。 絶縁体501がプラスチックであるため、成膜温度が2 30 00℃(好ましくは150℃)を超えないことが好ましい。

【0048】なお、非晶質半導体膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。非晶質半導体膜としては非晶質珪深もしくは非晶質シリコンゲルマニウム膜を用いることができる。また、膜厚は20~100nmの厚さであれば良い。

【0049】そして、公知のレーザー結晶化法を用いて非晶質珪素膜の結晶化を行い、結晶質半導体膜503を40形成する。なお、本実施例では固体レーザー(具体的にはNd:YAGレーザーの第2高調液)を用いるが、エキシマレーザーを用いても良い。また、結晶化方法はプラスチックからなる絶縁体501の耐熱性が許す範囲であれば如何なる手段を用いても良い。

【0050】次に、図5 (B) に示すように、結晶質半 導体膜503を1回目のフォトリソグラフィ工程により エッチングして島状の半導体膜504~507を形成す る。これらは後にTFTの括性層となる半導体膜であ る。 【0051】なお、本実施例ではTFTの活性圏として 結晶質半導体膜を用いているが、非晶質半導体膜を活住 層として用いることも可能である。

[0052] ここで本実施例では、半導体膜504~507上に酸化珪素膜からなる保護政人(図示せず)を130nmの厚さにスパッタ法で形成し、半導体をp型半導体とする不純物元素(以下、p型不純物元素という)を半導体膜504~507に添加する。p型不純物元率としては周期表の13族に属する元章(典型的にはポロンもしくはガリウム)を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な浪度制御を可能にするために設ける。

【0053】また、このとき添加されるp型不純物元章の濃度は、1×10"~5×10"atoms/cm (代表的には1×10"~1×10"atoms/cm)とすれば良い。この濃度で添加されたp型不純物元素はnチャネル型TFTのしきい値電圧の調節に用いられる。

[0054]次に、半導体殿504~507の表面を洗浄する。まず、オゾンを含む純水を用いて表面を洗浄する。その際、表面に薄い酸化膜が形成されるため、さらに1%に希釈したフッ酸水溶液を用いて薄い酸化膜を除去する。この処理により半導体殿504~507の表面に付着した汚染物を除去できる。このときオゾンの緑成は6mg/L以上とすることが好ましい。これら一違の処理は大気開放することなく行われる。

【0055】そして、半導体膜504~507を亙って ゲート絶縁膜508をスパッタ法で形成する。ゲートに 縁膜508としては、10~200nm、好変しくは5 0~150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では115nm厚の窒化酸化珪素膜を用いる。

【0056】本実施例では、半導体膜504~507の表面洗浄からゲート絶縁膜508の形成までを大気開放することなく行い、半導体膜504~507とゲートに縁膜508の界面における汚染物および界面準位の低温を図っている。この場合、洗浄室とスパック室とを少なくとも有したマルチチャンパー方式(もしくはインライン方式)の装置を用いれば良い。

[0057]次に、第1の導電原509として30nm 厚の窒化タンタル膜を形成し、さらに第2の導電原510として370nmのタングステン膜を形成する。他にも第1の導電膜としてタングステン原、第2の導電原としてアルミニウム合金膜を用いる組み合わせ、または第1の導電膜としてチタン原、第2の導電原としてタングステン膜を用いる組み合わせを用いても良い。

[0058] これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不否をガスを添加すると応力による膜はがれを防止することが

50 できる。また、タングステンターゲットの純度を99.

9999%とすることで、抵抗率が20μΩcm以下の 低抵抗なタングステン膜を形成することができる。

【0059】また、前述の半導体膜504~507の窓面洗浄から第2の導電膜510の形成までを大気開放することなく行うことも可能である。この場合、洗浄室、絶縁膜を形成するスパッタ室および導電膜を形成するスパッタ室を少なくとも有したマルチチャンパー方式(もしくはインライン方式)の装置を用いれば良い。

【0060】次に、レジストマスク511a~511gを 形成し、第1の導電膜509及び第2の導電膜510を 10 エッチングする。なお、本明細書中ではここで行うエッ チング処理を第1のエッチング処理と呼ぶ。(図5 (C))

【0061】本実施例では、ICP (Inductively Coupled Plasma:誘導結合型プラズマ)を用いたエッチング方法を採用する。

【0062】まず、エッチングガスとして四フッ化炭深(CF₄)ガス、塩窯(C1₄)ガスおよび酸窯(O₄)ガスの混合ガスを用い、1Paの圧力とする。このとき各ガスの流量は、四フッ化炭素ガスが2.5×10⁻⁶m 20⁻⁶/min、塩素ガスが2.5×10⁻⁶m /min、酸深ガスが1.0×10⁻⁶m /minである。

【0063】そして、この状態でコイル型の電極に500WのRF電力(13.56MH2)を印加してプラズマを生成する。また、基板を乗せたステージには自己パイアス電圧として150WのRF電力(13.56MH2)を印加して、負の自己パイアスが基板に加わるようにする。このエッチング条件を第1のエッチング条件と呼ぶ。

【0064】これにより第2の導電膜(タングステン膜)510が選択的にエッチングされる。これはエッチングガスに酸素が加わることで第1の導電膜(窒化タンタル膜)のエッチングの進行が極端に遅くなるためである。また、レジストマスク511a~511eの後退を利用して15~45°のテーパー角を有するテーパーを有する形状とすることができる。第1のエッチング条件では約25°のテーパー角を得ることができる。

【0065】なお、テーパーとは、電極の端部における端面が斜めになった部分であり、下地との角度はテーパー角と呼ばれる。また、テーパーを有する形状とは電極 40端部があるテーパー角を持って斜めになった形状であり、台形はテーパーを有する形状に含まれる。

【0066】次に、エッチングガスを四フッ化炭素ガスおよび塩素ガスの混合ガスにしてエッチングを行う。このとき圧力を1Pa、各ガスの流量は、四フッ化炭素ガスおよび塩素ガスともに3.0×10⁻⁶ m³/minである。また、コイル型の電極には500WのRF電力を印加し、基板を乗せたステージには自己パイアス電圧として20WのRF電力を印加する。この条件を第2のエッチング条件と呼ぶ。

【0067】こうして、第1の導電膜と第2の導電膜との積層膜からなるゲート電板512~516並びにスイッチングTFTのソース配線517およびドレイン配位518が形成される。

【0068】次に、ゲート電包512~516、ソース 配線517およびドレイン配線518をマスクとして自 己整合的に n型不純物元察(本実施例ではリン)を添加 する。こうして形成される不純物領域519~527に は n型不純物元素が1×10°°~1×10° atoms/cr² (代表的には2×10°°~5×10° atoms/cr²)の 度で含まれる。これらの不純物領域519~527は n チャネル型TFTのソース領域およびドレイン領域を形成する。

【0069】次に、レジストマスク511a~511gをそのまま用いてゲート電極のエッチングを行う。このエッチング条件は第1のエッチング条件において、自己パイアス電圧を20Wとしたエッチング条件とすれば良い。この条件では第2の導電膜(タングステン膜)のみが選択的にエッチングされ、第2の導電膜からなるゲート電極(以下、第2ゲート電杠という)528~532、第2の導電膜からなるソース配線(以下、第2ソース配線という)533および第2の導電膜からなるドレイン配線(以下、第2ドレイン配線という)534が泛成される。(図5(D))

【0070】次に、図5(E)に示すように、レジストマスク511a~511gをそのまま用いて、n型不純協元素(本実施例ではリン)を添加する。この工程では第2ゲート電極528~532がマスクとして機能し、n型不純物元素が $2\times10^{10}\sim5\times10^{10}$ atoms/cr (代表的には $5\times10^{11}\sim5\times10^{10}$ atoms/cr)の線底で含まれたn型不純物領域535~544が形成される。なお、本明細書ではこの線度でn型不純物元素が添加された不純物領域をn型不純物領域(b)と呼ぶことにする

【0071】また、ここでの添加条件は、リンが第1の 等電膜およびゲート絶縁膜を質過して半導体膜に到記す るよう加速電圧を70~120kV(本実施例では90 kV)と高めに設定する。

【0072】次に、図6(A)に示すように、ゲート心線膜508をドライエッチング法によりエッチングし、互いに孤立したゲート絶縁膜545~549を形成する。なお、本実施例ではn型不純物領域(a)519~527が露呈するようにゲート絶縁膜をエッチングした例を示しているが、n型不純物領域(a)519~527の表面にゲート絶縁膜が残っていても良い。

【0073】このエッチング条件は、エッチングガスとしてCHF、(三フッ化炭原)ガスを3.5×10⁻⁶m³/minの流量で流し、エッチング圧力を7.3×10³Paとする。また、印加電力は800Wとする。

50 【0074】このとき、第1の導電膜 (窒化タンタル

膜)が同時にエッチングされ、第1の導電膜からなるゲート電極(以下、第1ゲート電極という)550~55 4が形成される。従って、本実施例に示すEL発光装置は、第1ゲート電極と第2ゲート電極とを積層した構造のゲート電極を有する。

【0075】また、図6 (A) に示すように、第1ゲート電極550はn型不純物領域 (b) 535、536に一部が重なる (ゲート絶縁膜545を介して重なる) ことになる。即ち、n型不純物領域 (b) 535、536は第1ゲート電極550にゲート絶縁膜545を介して 10重なる領域535a、535bおよび第1ゲート電極550にゲート絶縁膜545を介して重ならない領域536a、536bを含むと言っても良い。

【0076】なお、第1ゲート電極550はゲート電極の一部として機能するが、第1ゲート電極550にゲート絶縁膜545を介して重なった領域535a、536aはホットキャリア効果の低減に有効である。これによりホットキャリア効果に起因する劣化を抑制することができる。以上の特徴は全てのTFTに共通である。

【0077】次に、図6 (B) に示すように、添加され 20 た n型不純物元素を活性化する。活性化手段としては、レーザーアニールが好ましい。勿論、プラスチック基板 501aの耐熱性が許せば、ランプアニール、ファーネスアニールもしくはそれらとレーザーアニールを併用した手段を用いても良い。なお、このとき処理雰囲気中の酸素濃度を極力低くしておくことが望ましい。これはゲート電極の酸化を防ぐためであり、望ましくは酸素濃度を1ppm以下とする。

【0078】次に、図6 (C) に示すように、窒化珪深 膜もしくは窒化酸化珪素膜からなる無機絶縁膜555を30 50~200nmの厚さに形成する。この無機絶縁膜5 55はスパッタ法で形成すれば良い。

【0079】その後、水霧 (H₁) ガスもしくはアンモニア (NH₁) ガスを用いたプラズマ処理により水案化処理を行う。水素化処理が終了したら、有機絶縁膜556として可視光を透過する樹脂膜を1~2μmの厚さに形成する。樹脂膜としては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜もしくはBCB (ペンゾシクロブテン)膜を用いれば良い。また、感光性樹脂膜を用いることも可能である。

【0080】なお、本実施例では無機絶縁膜555および有機絶縁膜556の積層膜を層間絶縁膜と呼ぶ。

【0081】次に、図6 (D) に示すように、層間絶燈膜に対してコンタクトホールを形成し、配繳557~562および画素電極563を形成する。なお、本実施例ではこの配線を、下層側から50nmのチタン膜、200nmのリチウムを含むアルミニウム膜をスパッタ法で連続形成した三層構造の積層膜とする。また、リチウムを含むアルミニウム膜のみ蒸着法で形成することもできる。但し、

その場合においても大気開放しないで連続形成すること が望ましい。

【0082】ここで画素電極563の最表面が仕事関弦の小さい金属面となるようにすることは重要である。これは画素電極563がそのままEL案子の陰極として紅能することになるからである。そのため、少なくとも国素電極563の最表面は周期表の1族もしくは2族に尽する元素を含む金属膜またはピスマス(B1)膜とすることが好ましい。また、配線557~562は画素電紅563と同時に形成されるため、同一の導電膜で形成されることになる。

[0083] このとき、配線557、559はNMOS回路のソース配線、558はドレイン配線として機能する。また、配線560はソース配線517とスイッチングTFTのソース領域とを電気的に接続する配線として機能し、配線561はドレイン配線518とスイッチングTFTのドレイン領域とを電気的に接続する配線として機能する。また、562は電流制御TFTのソース配線(電流供給線に相当する)であり、563は電流制御TFTの画案電極である。

【0084】次に、図7に示すように画案電紅563の端部を覆う絶縁膜(以下、パンクという)564を形成する。パンク564は100~400nmの珪案を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このパンク564は画案と画察との問(画案で極と画素電極との間)を埋めるように形成される。安た、次に形成する発光層等の有機EL膜が画案電紅563の端部に直接触れないようにする目的もある。

【0085】なお、パンク564は絶録膜であるため、 成膜時における素子の静電破壊には注意が必要である。 本実施例ではパンク564の材料となる絶縁膜中にカー ポン粒子や金属粒子を添加して抵抗率を下げ、静電気の 発生を抑制する。この際、抵抗率は1×10°~1×1 0''Ωm(好ましくは1×10°~1×10''Ωm)と なるようにカーボン粒子や金属粒子の添加量を調節すれ ば良い。

【0086】次に、EL層565を蒸菪法により形成する。なお、本実施例では、正孔注入層および発光層の額層体をEL層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子整入層もしくは電子阻止層を組み合わせた積層体をEL層と定義する。なお、これらは有機材料であっても無似物料であっても良いし、高分子であっても低分子であっても良い。

【0087】本実施例では、まず電子注入門としてフッ化リチウム(LiF)膜を20nmの厚さに成員し、さらに発光圏としてアルミキノリラト雄
なくAlg。)を80nmの厚さに形成する。また、発光層に対して発光中心となるドーパント(代表的には蛍光色溶)を共蒸算50により添加しても良い。このドーパントとして、三重項

励起を経由して発光する有機材料を用いても良い。

【0088】次に、EL層565を形成したら、仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる陽極566を300nmの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を蒸着法を用いて形成する。また、他の酸化物導電膜として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。こうして画素電極(陰極)563、EL層565および陽極566を含むEL素子56107が形成される。

【0089】なお、陽極566を形成した後、EL素子567を完全に覆うようにしてパッシペーション膜568を設けることは有効である。パッシペーション膜568としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

【0090】この際、カバレッジの良い膜をバッシベーション膜として用いることが好ましく、炭素膜、特にDLC(ダイヤモンドライクカーポン)膜を用いることは 20有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低いEL層565の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、EL層565の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にEL層565が酸化するといった問題を防止できる。

【0091】さらに、パッシベーション膜568上に封止材569を設け、カバー材570を貼り合わせる。封止材569としては紫外線硬化樹脂を用いれば良く、内30部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材570はプラスチック基板(プラスチックフィルムも含む)570aの両面に炭素膜(好ましくはダイヤモンドライクカーボン膜)570b、570cを用いる。

【0092】こうして図7に示すような構造のEL発光 装置が完成する。なお、パンク564を形成した後、パッシペーション膜568を形成するまでの工程をマルチ チャンパー方式 (またはインライン方式) の成膜装置を 40用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカパー材570を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。

【0093】こうして、プラスチック基板を母体とする 絶縁体501上にnチャネル型TFT601、602、 スイッチングTFT (nチャネル型TFT) 603およ び電流制御TFT (nチャネル型TFT) 604が形成 される。ここまの製造工程で必要としたフォトリソグラ フィ工程は5回であり、一般的なアクティブマトリクス 型EL発光装置よりも少ない。

【0094】即ち、TFTの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。また、TFTおよびEL素子がプラスチック基板を母体とする絶縁体(カバー材も含む)で挟まれた構造となったおり、非常にフレキシブルで軽量なEL発光装置をも実現できる。

【0095】さらに、図6(A)を用いて説明したように、第1ゲート電極にゲート絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強い n チャネル型TFTを形成することができる。そのため、信頼性の高いEL発光装置を実現できる。

【0096】また、本実施例のEL発光装置の回路構成例を図8に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路801、画素部806及びゲート側駆動回路807を有している。なお、本明細書中において、駆動回路とはソース側駆動回路およびゲート側駆動回路を含めた総称である。

【0097】ソース側駆動回路801は、シフトレジスタ802、ラッチ(A)803、ラッチ(B)804、パッファ805を設けている。なお、アナログ駆動の場合はラッチ(A)、(B)の代わりにサンプリング回路(トランスファゲートもしくはアナログスイッチともいう)を設ければ良い。また、ゲート側駆動回路807は、シフトレジスタ808、パッファ809を設けている。なお、シフトレジスタ802、808としては図4に示したシフトレジスタを用いれば良い。

【0098】また、本実施例において、画案部806は 複数の画素を含み、その複数の画素にEL案子が設けられている。このとき、EL案子の陰極は電流制御TFT のドレインに電気的に接続されていることが好ましい。 【0099】これらソース側駆動回路801およびゲート側駆動回路807は全てnチャネル型TFTで形成され、全ての回路は図3(A)に示したEEMOS回路を基本単位として形成されている。従来のCMOS回路に 比べると消費電力は若干上がってしまうが、もともとC MOS回路を駆動回路に用いたEL発光装置は95%近くの電力が画素部で消費されているので、多少NMOS 回路を用いることで駆動回路の消費電力が上がったとしてもさほど問題とはならない。

【0100】なお、図示していないが、画素部806を挟んでゲート側駆動回路807の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。

される。ここまの製造工程で必要としたフォトリソグラ 【0101】なお、上記構成は、図5~図7に示した製 フィ工程は5回であり、一般的なアクティブマトリクス 50 造工程に従ってTFTを作製することによって実現する ことができる。また、本実施例では画素部と駆動回路の 構成のみ示しているが、本実施例の製造工程に従えば、 その他にも信号分割回路、D/Aコンパータ、オペアン プ、γ補正回路などの論理回路を同一の絶縁体上に形成 可能であり、さらにはメモリやマイクロプロセッサをも 形成しうる。

【0102】さらに、EL案子を保護するための封止 (または封入) 工程まで行った後の本実施例のEL発光 装置について図9(A)、(B)を用いて説明する。な お、必要に応じて図5~図8で用いた符号を引用する。 【0103】図9 (A) は、EL案子の封止までを行っ た状態を示す上面図、図9 (B) は図9 (A) をA-A'で切断した断面図である。点線で示された801は ソース側駆動回路、806は画素部、807はゲート側 駆動回路である。また、901はカバー材、902は第 1シール材、903は第2シール材であり、第1シール 材902で囲まれた内側には封止材907が設けられ

【0104】なお、904はソース側駆動回路801及 びゲート側駆動回路807に入力される信号を伝送する 20 ための配線であり、外部入力端子となるFPC(フレキ シブルプリントサーキット)905からピデオ信号やク ロック信号を受け取る。なお、ここではFPCしか図示 されていないが、このFPCにはプリント配線基盤(P WB) が取り付けられていても良いし、TCP (Tape C arrier Package) の形態となっていても良い。また、C. OG(Chip On Glass)によりICを基板上に実装して も良い。

【0105】本明細書におけるEL発光装置には、EL 発光装置本体だけでなく、それにFPC、TCPもしく 30 はPWBが取り付けられた状態をも含むものとする。

【0106】次に、断面構造について図9 (B) を用い て説明する。絶縁体501の上方には画素部806、ゲ ート側駆動回路807が形成されており、画素部806 は電流制御用TFT604とそのドレインに電気的に接 続された画素電極563を含む複数の画素により形成さ れる。また、ゲート側駆動回路807はnチャネル型T FT601とnチャネル型TFT602とを組み合わせ たNMOS回路 (図3参照) を用いて形成される。

【0107】画素電極563はEL素子の陰極として機 40 能する。また、画素電極563の両端にはパンク564 が形成され、画素電極563上にはEL層565および EL素子の陽極566が形成される。陽極566は全画 素に共通の配線としても機能し、接続配線904を経由 してFPC905に電気的に接続されている。さらに、 画素部806及びゲート側駆動回路807に含まれる素 子は全て陽極566およびパッシペーション膜567で 覆われている。

【0108】また、第1シール材902によりカパー材 901が貼り合わされている。なお、カパー材901と 50 貼り合わせる。カパー材1002としてもプラスチック

EL索子との間隔を確保するために樹脂膜からなるスペ ーサを設けても良い。そして、第1シール材902の内 側には封止材907が充填されている。なお、第1シー ル材902、封止材907としてはエポキシ系樹脂を用 いるのが好ましい。また、第1シール材902はできる だけ水分や酸素を透過しない材料であることが望まし い。さらに、封止材907の内部に吸湿効果をもつ物質 や酸化防止効果をもつ物質を含有させても良い。

【0109】EL素子を覆うようにして設けられた封止 材907はカバー材901を接着するための接着剤とし ても機能する。また、本実施例ではカバー材901を構 成するプラスチック基板901aの材料としてFRP (F iberglass-Reinforced Plastics)、PVF(ポリピニ ルフロライド)、マイラー、ポリエステルまたはアクリ ルを用いることができる。

【0110】さらに本実施例ではプラスチック基板90 1aの両面に保護膜として炭素膜(具体的にはダイヤモ ンドライクカーポン膜) 901b、901cを2~30n mの厚さに設けている。このような炭素膜は、酸素およ び水の侵入を防ぐとともにプラスチック基板9018の 表面を機械的に保護する役割をもつ。また、外側の炭素 膜901bに偏光板(代表的には円偏光板)を貼り付け ることも可能である。

【0111】また、封止材907を用いてカバー材90 1を接着した後、封止材907の側面(露呈面)を覆う ように第2シール材903を設ける。第2シール材90 3は第1シール材902と同じ材料を用いることができ

【0112】以上のような構造でEL素子を封止材90 7に封入することにより、EL素子を外部から完全に**進** 断することができ、外部から水分や酸素等のEL層の酸 化による劣化を促す物質が侵入することを防ぐことがで きる。従って、信頼性の高いEL発光装置が得られる。 【0113】 〔実施例2〕 本実施例では、実施例1に示

したEL発光装置とは異なる構造でEL素子を封止した 例について図10(A)、(B)を用いて説明する。な お、図9と同一の部分については同一の符号を用いる。 また、図10 (B) は図10 (A) をA-A' で切断し た断面図である。

【0114】まず、本実施例ではTFTおよびEL素子 を形成する絶縁体1001としてプラスチックフィルム 1001aの両面を保護膜として炭素膜(具体的にはダ イヤモンドライクカーボン膜) 1001b、1001cで コーティング(被覆)したものを用いる。なお、プラス チックフィルム1001aの両面に炭素膜1001b、1 001cを成膜する歳はロールトゥロール方式を用いれ ば良い。

【0115】また、実施例1に従ってEし素子まで作製 した基板に、封止材907を用いてカバー材1002を

フィルム1002aの両面を保護膜として炭素膜(具体 的にはダイヤモンドライクカーポン膜) 1002b、1 002cでコーティングしたものを用いる。 さらに、カ パー材1002の端面(端部)は第2シール材1003 により封止する。

【0116】 (実施例3) 本実施例では、実施例1にお いてnチャネル型TFT601をデプレーション型と し、nチャネル型TFT602、スイッチングTFT6. 03および電流制御TFT604をエンハンスメント型 とする場合について説明する。

【0117】まず、実施例1に従って図5 (A) の状態 を得る。次に、スパッタ法で100~150 nmの酸化 珪素膜1101を成膜し、その上にnチャネル型TFT 601となる領域にレジストマスク1102を形成す る。(図11(A))

【0118】次に、レジストマスク1102を用いて結 晶質半導体膜503に周期表の13族に属する元素(本 実施例ではポロン)を添加する。こうして1×10"~ 5×10''atoms/cm'(代表的には1×10''~1×1 0''atoms/cm') の濃度でポロンが添加された領域11 20 03およびポロンが添加されなかった領域1104が形 成される。(図11(B))

【0119】次に、結晶質半導体膜をパターニングし て、島状の半導体膜1105~1108を形成する。こ のとき、半導体膜1105はポロンが添加されなかった 領域1104で形成され、半導体膜1106~1108 はポロンが添加された領域で形成される。即ち、半導体 膜1105を活性層とするTFTはチャネル形成領域に ポロンは含まれない、もしくは含まれていても 5 × 1 0 ''aioms/cm'以下であり、半導体膜1106~1108 を活性層とするTFTはチャネル形成領域にポロンが1 ×10''~5×10''atoms/cm'(代表的には1×10 ''~1×10''atoms/cm') の濃度で含まれている。

(図11(C))

【0120】この後の工程は、実施例1に従えば良い。 本実施例の場合、半導体膜1105を用いて形成された nチャネル型TFTはデブレーション型TFT(即ちノ ーマリオンのnチャネル型TFT)となり、半導体膜1 106~1108を用いて形成されたnチャネル型TF Tはエンハンスメント型TFT (即ちノーマリオフのn 40 チャネル型TFT)となる。

【0121】本実施例を実施した場合、上記方法で形成 されたデプレーション型TFTおよびエンハンスメント 型TFTを組み合わせて、図3(B)に示したEDMO S回路を形成することができる。

【0122】なお、本実施例ではポロンを半導体膜に添 加することによってしきい値電圧を正の方向にシフトさ せ、ポロンの添加されたチャネル形成領域を含むTFT をエンハンスメント型とする例を示したが、周期表の1 5族に属する元素(代表的にはリンもしくは砒素)を半 50 T104~106は、互いに並列に接続されており、共

導体膜に添加することによってしきい値電圧を負の方向 にシフトさせ、周期表の15族に属する元素の添加され たチャネル形成領域を含むTFTをデプレーション型と することも可能である。

【0123】なお、本実施例は実施例1もしくは実施例 2と組み合わせて実施することが可能である。

【0124】 {実施例4] 本実施例では、ソース側駆動 回路およびゲート側駆動回路を全てE型NTFTで形成 した場合について図12~図14を用いて説明する。本 のみを用いたデコーダを用いる。

【0125】図12はゲート側駆動回路の例である。図 12において、100がゲート側駆動回路のデコーダ、 101がゲート側駆動回路のパッファ部である。なお、 バッファ部とは複数のバッファ(緩衝増幅器)が集積化 された部分を指す。また、バッファとは後段の影響を前 段に与えずに駆動を行う回路を指す。

【0126】まずゲート側デコーダ100を説明する。 まず102はデコーダ100の入力信号線(以下、選択 線という)であり、ここではA1、A1パー(A1の極 性が反転した信号)、A2、A2パー(A2の極性が反 転した信号)、…An、Anパー(Anの極性が反転し た信号)を示している。即ち、2 n本の選択線が並んで いると考えれば良い。

【0127】選択線の本数はゲート側駆動回路から出力 されるゲート配線が何列あるかによってその数が決ま る。例えばVGA表示の画素部をもつ場合はゲート配線 が480本となるため、9bit分 (n=9に相当する) で合計18本の選択線が必要となる。選択線102は図 13のタイミングチャートに示す信号を伝送する。図1 3に示すように、A1の周波数を1とすると、A2の周 波数は2~1倍、A3の周波数は2~1倍、Anの周波数は 2-(*-1) 倍となる。

【0128】また、103aは第1段のNAND回路 (NANDセルともいう)、103bは第2段のNAN D回路、103cは第n段のNAND回路である。NA ND回路はゲート配線の本数分が必要であり、ここでは n個が必要となる。即ち、本発明ではデコーダ100が 複数のNAND回路からなる。

【0129】また、NAND回路103a~103cは、 nチャネル型TFT104~109が組み合わされてN AND回路を形成している。なお、実際には2n個のT FTがNAND回路103に用いられている。また、n チャネル型TFT104~109の各々のゲートは選択 線102 (A1、A1パー、A2、A2パー…An、A nパー) のいずれかに接続されている。

【0130】 このとき、NAND回路103aにおい て、A1、A2…An(これらを正の選択線と呼ぶ)の いずれかに接続されたゲートを有するnチャネル型TF 通のソースとして負電源線 (V_{it}) 110に接続され、 共通のドレインとして出力線71に接続されている。ま た、A1パー、A2パー…Anパー (これらを負の選択 線と呼ぶ)のいずれかに接続されたゲートを有するnチ ャネル型TFT107~109は、互いに直列に接続さ れており、回路端に位置するnチャネル型TFT109 のソースが正電源線 (V.,) 112に接続され、もう一 方の回路端に位置するnチャネル型TFT107のドレ インが出力線111に接続されている。

【0131】以上のように、本発明においてNAND回 10 路は直列に接続されたn個のnチャネル型TFTおよび 並列に接続されたn個のnチャネル型TFTを含む。但 し、n個のNAND回路103a~103cにおいて、n チャネル型TFTと選択線との組み合わせはすべて異な る。即ち、出力線111は必ず1本しか選択されないよ うになっており、選択線102には出力線111が端か ら順番に選択されていくような信号が入力される。

【0132】次に、パッファ部101はNAND回路1 03a~103cの各々に対応して複数のパッファ113 a~113cにより形成されている。但しパッファ113 20 a~113cはいずれも同一構造で良い。

【0133】また、パッファ113a~113cはnチャ ネル型TFT114~116を用いて形成される。デコ ーダからの出力線111はnチャネル型TFT114 (第1のnチャネル型TFT) のゲートとして入力され る。 n チャネル型 T F T 1 1 4 は正電源線 (V.s.) 1 1 7をソースとし、画素部に続くゲート配線118をドレ インとする。また、nチャネル型TFT115(第2の nチャネル型TFT) は正電源線 (V_{▶▼}) 117をゲー トとし、負電源線 (V₁₁) 119をソースとし、ゲート 30 配線118をドレインとして常時オン状態となってい る.

【0134】即ち、本発明において、パッファ113a ~113cは第1のnチャネル型TFT (nチャネル型 TFT114) および第1のnチャネル型TFTに直列 に接続され、且つ、第1のnチャネル型TFTのドレイ ンをゲートとする第2のnチャネル型TFT(nチャネ ル型TFT115) を含む。

【0135】また、nチャネル型TFT116(第3の ートとし、負電源線(V₀ι)119をソースとし、ゲー ト配線118をドレインとする。なお、負電源線

(V₁₁) 119は接地電源線 (GND) としても構わな

【0136】このとき、nチャネル型TFT115のチ ャネル幅(W1とする)とnチャネル型TFT114の チャネル幅 (W2とする) との間にはW1 < W2の関係 がある。なお、チャネル幅とはチャネル長に垂直な方向 におけるチャネル形成領域の長さである。

【0137】パッファ113aの動作は次の通りであ

る。まず出力線111に負電圧が加えられているとき、 nチャネル型TFT114はオフ状態(チャネルが形成 されていない状態)となる。一方でnチャネル型TFT 115は常にオン状態(チャネルが形成されている状 態) であるため、ゲート配線118には負電源線119 の電圧が加えられる。

【0138】ところが、出力線111に正電圧が加えら れた場合、nチャネル型TFT114がオン状態とな る。このとき、nチャネル型TFT114のチャネル幅 が n チャネル型 T F T 1 1 5 の チャネル幅よりも大きい ため、ゲート配線118の電位はnチャネル型TFT1 14側の出力に引っ張られ、結果的に正電源線117の 電圧がゲート配線118に加えられる。

【0139】従って、ゲート配線118は、出力線11 1に正電圧が加えられるときは正電圧(画案のスイッチ ング素子として用いるnチャネル型TFTがオン状態に なるような電圧)を出力し、出力線111に負電圧が加 えられているときは常に負電圧(画素のスイッチング素 子として用いるnチャネル型TFTがオフ状態になるよ うな電圧)を出力する。

【0140】なお、nチャネル型TFT116は正電圧 が加えられたゲート配線118を強制的に負電圧に引き 下げるリセットスイッチとして用いられる。即ち、ゲー ト配線118の選択期間が終了したら。リセット信号を 入力してゲート配線118に負電圧を加える。但しハチ ャネル型TFT116は省略することもできる。

【0141】以上のような動作のゲート側駆動回路によ りゲート配線が順番に選択されることになる。次に、ソ ース側駆動回路の構成を図14に示す。図14に示すソ ース側駆動回路はデコーダ121、ラッチ122および パッファ部123を含む。なお、デコーダ121および バッファ部123の構成はゲート側駆動回路と同様であ るので、ここでの説明は省略する。

【0142】図14に示すソース側駆動回路の場合、ラ ッチ122は第1段目のラッチ124および第2段目の ラッチ125からなる。また、第1段目のラッチ124 および第2段目のラッチ125は、各々m個のnチャネ ル型TFT126a~126cで形成される複数の単位ユ ニット127a及び127bを有する。デコーダ121 nチャネル型TFT) はリセット信号線 (Reset) をゲ 40 からの出力線128は単位ユニット127aを形成する m個のnチャネル型TFT126a~126cのゲートに 入力される。なお、mは任意の整数である。

> 【0143】例えば、VGA表示の場合、ソース配線の 本数は640本である。m=1の場合はNAND回路も 640個必要となり、選択線は20本(10bit分に相 当する)必要となる。しかし、m=8とすると必要なN AND回路は80個となり、必要な選択線は14本(7 bit分に相当する)となる。即ち、ソース配線の本数を M本とすると、必要なNAND回路は(M/m)個とな

24

【0144】そして、nチャネル型TFT126a~126cのソースは各々ビデオ信号線(V1、V2…Vk)129に接続される。即ち、出力線128に正電圧が加えられると一斉にnチャネル型TFT126a~126cがオン状態となり、各々に対応するビデオ信号が取り込まれる。また、こうして取り込まれたビデオ信号は、nチャネル型TFT126a~126cの各々に接続されたコンデンサ130a~130cに保持される。

【0145】また、第2段目のラッチ125も複数の単位ユニット127bを有し、単位ユニット127bはm個 10のnチャネル型TFT131a~131cで形成される。nチャネル型TFT131a~131cのゲートはすべてラッチ信号線132に接続され、ラッチ信号線132に負電圧が加えられると一斉にnチャネル型TFT131a~131cがオン状態となる。

【0146】その結果、コンデンサ130a~130cに保持されていた信号が、nチャネル型TFT131a~131cの各々に接続されたコンデンサ133a~133cに保持されると同時にパッファ123へと出力される。そして、図13で説明したようにパッファを介して20ソース配線134に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択されることになる。

【0147】以上のように、nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてnチャネル型TFTで形成することが可能となる。なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのIC(典型的にはTCPもしくはCOG)とする場合にも本発明は実施できる。

【0148】 〔実施例5〕 本実施例では、ソース側駆動 回路およびゲート側駆動回路をE型NTFT (E型NT FT) およびD型NTFT (D型NTFT) を組み合わせて形成した場合について図15、図16を用いて説明する。

【0149】図15はゲート側駆動回路の例である。図 15において、140がシフトレジスタ、141がNA ND回路部、142がパッファ部である。

【0150】ここでシフトレジスタ140は図4に示したシフトレジスタを具体的に図示したものである。まず 40143はクロック信号線、144は極性が反転したクロック信号線、145は正電源線 (V_{II})、146は接地電源線 (GND)である。そして、本実施例ではシフトレジスタ140を形成する基本単位として三つのフリップフロップ回路147a~147cが図示されている。なお、実際には複数のフリップフロップ回路が直列に接続されてシフトレジスタ140を形成している。

【0151】また、本実施例においてフリップフロップ 40、NAND回路部141およる回路147aは図4に示したフリップフロップ回路40 同じ回路を用いることができる。な0に対応し、フリップフロップ回路147bはフリップ 50 ログ駆動を行う場合の構成である。

フロップ回路401に対応した回路構成となっている。 また、フリップフロップ回路147a~147cはE型N TFTおよびD型NTFTで形成される。

【0152】フリップフロップ回路147aにおいて、148はE型NTFTでゲートはクロック信号線143に接続されている。また、図3(B)の構造のEDMOS回路148a~148cが図4に示すような配置で形成される。なお、150は正電源線(VDH)であり、151は接地電源線(GND)である。

【0153】また、フリップフロップ回路147bはE型NTFT152のゲートが、極性が反転したクロック信号線144に接続されている点を除けばフリップフロップ回路147aと同じ回路構成である。

【0154】そして、フリップフロップ回路147aの出力線153およびフリップフロップ回路147bの出力線154はNAND回路155aに接続される。なお、NAND回路部141には三つのNAND回路155a~155cが図示されているが、実際には複数のNAND回路からなる。NAND回路は二つのフリップフロップ回路に一つに割合で配置されている。また、NAND回路155a~155cはE型NTFTおよびD型NTFTで形成される。

【0155】NAND回路155aにおいて、E型NTFT156のゲートには出力線153が接続され、ソースには接地電源線151が接続され、ドレインにはE型NTFT157が接続される。また、E型NTFT157のゲートには出力線154が接続され、ソースにはE型NTFT156のドレインが接続され、ドレインには出力線158が接続される。また、D型NTFT159のソースは正電源線160に接続され、ゲートおよびドレインは出力線158に接続される。

【0156】そして、NAND回路155aの出力線158はEDMOS回路(インパータ回路と呼んでも良い)161aに接続される。なお、パッファ部142には三つのEDMOS回路161a~161cが図示されているが、実際には複数のEDMOS回路からなる。

【0157】EDMOS回路161aにおいて、E型NTFT162のゲートは出力線158に接続され、ソースは負電源線 $(V_{\rm bl})$ 163に接続され、ドレインは出力線 (画素部のゲート配線に相当する) 164に接続される。また、D型NTFT165のゲートおよびドレインは出力線164に接続され、ソースは正電源線160に接続される。

【0158】次に、ソース側駆動回路の構成を図16に示す。図16に示すソース側駆動回路は図15に示したゲート側駆動回路にトランスファゲート165a~165cを付け加えた構成となっており、シフトレジスタ140、NAND回路部141およびパッファ部142は同じ回路を用いることができる。なお、この構成はアナログ駆動を行う場合の構成である。

【0159】また、本実施例ではトランスファゲート165a~165cとしてE型NTFTを並列に二つ設けているが、これは冗長設計であると同時に電流の供給能力を稼ぐための工夫である。また、166はビデオ信号線である。

【0160】ところで、本実施例においてデジタル駆動を行う場合、図14にて説明したラッチ122およびパッファ部123をNAND回路部141の下に設ければ良い。また、逆に実施例4において、図14に示したソース側駆動回路をアナログ駆動に対応させるにはラッチ 10122を省略し、パッファ部123の後段に図16に示したトランスファゲートを設ければ良い。

【0161】以上のように、nチャネル型TFTのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてnチャネル型TFTで形成することが可能となる。なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのICチップとする場合にも本発明は実施できる。

【0162】 [実施例6] 本実施例では、本発明のEL発光装置における画素構造の一例を図17に示す。図1 207 (A) において、1701はゲート配線、1702はソース配線、1703は正電源線、1704は負電源線(接地電源線としても良い)である。また、1705~1708はE型NTFT、1709、1710はD型NTFTである。また、1711はEL素子であり、E型NTFT1708に接続される。

【0163】本実施例の画素構造は、一画素の中に6個のTFTを設け、SRAM (スタティックランダムアクセスメモリ)を形成している。具体的には複数のE型NTFTおよび複数のD型NTFTでSRAMを形成して 30いる。このように本発明を実施するにあたって一画素に含まれるTFTの個数に限定はない。

【0164】なお、本実施例の画素構造の場合、E型NTFT1705がスイッチングTFTとして機能し、E型NTFT1708が電流制御TFTとして機能する。また、E型NTFT1706およびD型NTFT1709からなるインパータ回路とE型NTFT1707およびD型NTFT1710からなるインパータ回路とを組み合わせてメモリ機能を持たせている。

【0165】さらに、図17(B)は図17(A)に示 40 した隣接する二つの画素を負電源線1704を共通化して対称に配置した例である。これにより画素部に設ける配線の本数を低減することができ、画素の高密度化が図れる。

【0166】なお、本実施例の構成は、実施例1~実施例5のいずれの構成とも組み合わせて実施することが可能である。

【0167】〔実施例7〕実施例4もしくは実施例5に示したソース側駆動回路およびゲート側駆動回路は、液晶表示装置に用いることも可能である。即ち、図3

(A) に示したEEMOS回路、図3 (B) に示したEDMOS回路、図4に示したシフトレジスタ、図13に示したゲート側駆動回路もしくは図14に示したソース側駆動回路はいずれも液晶表示装置の駆動回路として用いることが可能である。

【0168】なお、液晶表示装置とは液晶パネルにFPC(フレキシブルプリントサーキット)が取り付けられた液晶モジュールを指す。なお、液晶モジュールにはFPCの先にPWB(プリント配線基盤)が設けられている場合も含むものとする。また、FPCにICを取り付けたTCP(Tape Carrier Package)の形態となっていても良い。また、COG(Chip On Glass)によりICを基板上に実装しても良い。

【0169】 〔実施例8〕 本発明を実施するにあたって、TFTとしてはトップゲート型TFT (代表的にはプレーナ型TFT) だけでなく、ボトムゲート型TFT (代表的には逆スタガ型TFT) を用いても良い。また、半導体基板(代表的にはシリコン基板)に形成したMOSFETを用いることも可能である。

【0170】なお、本実施例の構成は実施例1~実施例7のいずれに含まれた構成とも組み合わせて実施することが可能である。

【0171】 (実施例9) 本発明を実施して形成された 発光装置もしくは液晶表示装置は様々な電気器具の表示 部として用いることができる。本発明の電気器具として は、ビデオカメラ、デジタルカメラ、ゴーグル型ディス プレイ (ヘッドマウントディスプレイ) 、カーナビゲー ションシステム、カーオーディオ、ノート型パーソナル コンピュータ、ゲーム機器、携帯情報機器(モバイルコ) ンピュータ、携帯電話、携帯型ゲーム機または電子書 籍)、記録媒体を備えた画像再生装置などが挙げられ る。それら電気器具の具体例を図20、図21に示す。 【0172】図20 (A) はELディスプレイであり、 筐体2001、支持台2002、表示部2003を含 む。本発明の発光装置もしくは液晶表示装置は表示部2 003に用いることができる。表示部2003にEL発 光装置を用いる場合、自発光型であるためパックライト が必要なく薄い表示部とすることができる。

【0173】図20(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、パッテリー2105、受像部2106を含む。本発明の発光装置もしくは液晶表示装置は表示部2102に用いることができる。

【0174】図20(C)はデジタルカメラであり、本体2201、表示部2202、接眼部2203、操作スイッチ2204を含む。本発明の発光装置もしくは液晶表示装置は表示部2202に用いることができる。

【0175】図20(D)は記録媒体を備えた画像再生 装置(具体的にはDVD再生装置)であり、本体230 50 1、記録媒体(CD、LDまたはDVD等)2302、

操作スイッチ2303、表示部(a)2304、表示部(b)2305を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明の発光装置もしくは液晶表示装置はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置には、CD再生装置、ゲーム機器なども含まれうる。

【0176】図20(E)は携帯型(モバイル)コンピュータであり、本体2401、表示部2402、受像部2403、操作スイッチ2404、メモリスロット24 1005を含む。本発明の発光装置もしくは液晶表示装置は表示部2402に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。

【0177】図20 (F) はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504を含む。本発明の発光装置もしくは液晶表示装置は表示部2503に用いることができる。

【0178】また、上記電気器具はインターネットやC 20 ATV (ケーブルテレビ) などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画符報を表示する機会が増してきている。表示部にEL発光装置を用いた場合、EL発光装置の応答速度が非常に高いため遅れのない動画表示が可能となる。

【0179】また、EL発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報培末、特に携帯電話やカーオーディオのような文字情報を主とする表示部にEL発光装置を用いる場合には、非発 30光部分を背景として文字情報を発光部分で形成するように駆励することが望ましい。

【0180】ここで図21 (A) は携帯電話であり、キー操作を行う部位(操作部) 2601、情報表示を行う部位(情報表示部) 2602であり、操作部26013 よび情報表示部2602は連結部2603で連結している。また、操作部2601には音声入力部2604、設作キー2605が設けられ、情報表示部2602には音声出力部2606、表示部2607が設けられている。

【0181】本発明の発光装置もしくは液晶表示装置は 40 表示部2607に用いることができる。なお、表示部2607にEL発光装置を用いる場合、黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。

【0182】図21 (A) に示した携帯電話の場合、寝示部2604に用いたEL発光装置にNMOS回路でセンサ (NMOSセンサ) を内蔵させ、指紋もしくは手相を読みとることで使用者を認証する認証システム用増究として用いることもできる。また、外部の明るさ (限度) を読みとり、設定されたコントラストで情報表示が 50

可能となるように発光させることもできる。

【0183】さらに、操作スイッチ2605を使用している時に輝度を下げ、操作スイッチの使用が終わったら輝度を上げることで低消費電力化することができる。また、着信した時に表示部2604の輝度を上げ、通話中は輝度を下げることによっても低消費電力化することができる。また、継続的に使用している場合に、リセットしない限り時間制御で表示がオフになるような機能を狩たせることで低消費電力化を図ることもできる。なお、これらはマニュアル制御であっても良い。

【0184】また、図21 (B) はオーディオであり、 筺体2701、表示部2702、操作スイッチ270 3、2704を含む。本発明の発光装置もしくは液晶袋 示装置は表示部2702に用いることができる。また、 本実施例では車載用オーディオ(カーオーディオ)を示すが、据え置き型のオーディオ(オーディオコンポーネント)に用いても良い。なお、表示部2704にEL受 光装置を用いる場合、黒色の背景に白色の文字を表示することで消資電力を抑えられる。

【0185】さらに、以上に示した電気器具は、表示部に用いた発光装置もしくは液晶表示装置に光センサを内蔵させ、使用環境の明るさを検知する手段を設けることもできる。表示部にEL発光装置を用いる場合、使用環境の明るさに応じて発光輝度を変調させるような機能を持たせることもできる。

【0186】具体的には表示部に用いたEL発光装置にNMOS回路で形成したイメージセンサ(面状、線状もしくは点状のセンサ)を設けたり、本体もしくは筐体にCCD (Charge Coupled Device)を設けることで実践できる。使用者は使用環境の明るさに比べてコントラスト比で100~150の明るさを確保できれば問題なく画像もしくは文字情報を認識できる。即ち、使用環境が明るい場合は画像の輝度を上げて見やすくし、使用環境が時い場合は画像の輝度を抑えて消費電力を抑えるといったことが可能である。

【0187】以上の様に、本発明の適用や囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施約1~5のいずれの構成を含む発光装置もしくは液晶表示装置を用いても良い。

[0188]

【発明の効果】本発明を実施することにより、高い歩倒まりで且つ低いコストで光取り出し効率の高い発光装□を製造することができ、画質が明るく安価な発光装□を提供することができる。また、画質が明るく安価な発光装置を表示部に用いることで画質が明るい表示部を有する安価な電気器具を提供することが可能となる。

【図面の簡単な説明】


【図1】 発光装置の断面构造を示す圏。

【図2】 発光装置の画案部の回路构成を示す圏。


	. 29			30
【図3】	NMOS回路の構成を示す図。	•	【図13】	デコーダ入力信号のタイミングチャートを
【図4】	シフトレジスタの構成を示す図。	•	示す図。	
【図5】	EL発光装置の製造工程を示す図。		【図14】	ソース側駆動回路の構成を示す図。
【図6】	EL発光装置の製造工程を示す図。		【図15】	ゲート側駆動回路の構成を示す図。
【図7】	EL発光装置の製造工程を示す図。		【図16】	ソース側駆動回路の構成を示す図。
【図8】	EL発光装置の回路プロック構成を示す		[図17]	画素部の構成を示す図。
☒.		•	【図18】	従来のEL発光装置の断面構造を示す図。
【図9】	EL発光装置の断面構造を示す図。		【図19】	画案のTFTの配置例を示す図。
【図10】	EL発光装置の断面構造を示す図。		【図20】	電気器具の具体例を示す 図。
【図11】	EL発光装置の製造工程を示す図。	10	【図21】	電気器具の具体例を示す図。
【図12】	ゲート側駆動回路の構成を示す図。		•	•


【図1】


【図2】




[図8]









【図7】




【図9】




【図11】




[図10]




[図12]




【図13】




《図15】




【図14】




[図18]




【図16】




{図20]



【図21】





フロントページの統含

(51) Int.Cl. THO 5 B 33/14

識別記号

FI H05B 33/14 33/22 テーマコード(参考)

A Z

33/22 Fターム(参考) 3K007 AB11 AB18 BA06 BB01 BB05 CA05 CB01 DA01 DB03 EB00

GA04

5C094 AA10 AA31 AA43 AA44 BA03
BA27 CA19 DA09 DA13 DB01
DB04 EA04 EA05 EA10 EB02
FA01 FA02 FB01 FB02 FB12
FB14 FB15 GB10 HA10

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.